PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03018106 A

(43) Date of publication of application: 25 . 01 . 91

(51) Int. CI

H03B 5/04 H03B 5/12

(21) Application number: 01152905

(22) Date of filing: 14 . 06 . 89

(71) Applicant:

FUJITSU LTD FUJITSU VLSI LTD

(72) Inventor:

MIYAMA MINORU AKIYAMA TAKEHIRO


COPYRIGHT: (C)1991, JPO& Japio

(54) OSCILLATION CIRCUIT

(57) Abstract:

PURPOSE: To suppress the entry of noise from a power source circuit, and to suppress an increase in current consumption at the time of oscillation and improve a transmission level by supplying a constant voltage from a DC power source to the base of a transistor(TR) and a constant current from a constant current circuit to the emitter.

CONSTITUTION: When the DC power source VCC supplies the constant voltage to the base of the TR_3 for oscillation through a constant voltage circuit 9, the noise is prevented from entering the power source VCC from another circuit on the same substrate. Consequently, the S/N and C/N of the high-frequency output signal of the TR_3 are improved and the variation in oscillation frequency due to variation of the power source VCC is reduced. Further, the current is supplied from the constant current circuit 10 to the emitter of the TR_3 , so the current consumption of the TR_3 becomes constant and the constant current circuit 10 has high impedance to the high-frequency output current of the TR_3 , so the oscillation level of the TR_3 can be improved.



19日本国特許庁(JP)

① 特許出顧公開

平3-18106 ⑫ 公 開 特 許 公 報 (A)

@Int. CI. *

識別記号

庁内整理番号

❸公開 平成3年(1991)1月25日

H 03 B

5/12

8731-5 J 8731-5 J Ç

審査請求 未請求 請求項の数 1 (全7頁)

図発明の名称 発振回路

> **2048** 頭 平1-152905

> > 夹

多出 顧 平1(1989)6月14日

@発 明 者 山 猰

愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴイエル

エスアイ株式会社内

何発 明 耂 秋 山

洋 岳

愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴイエル

エスアイ株式会社内

②出 願 人 富士通株式会社 创出 願 人

神奈川県川崎市中原区上小田中1015番地

富士通ヴイエルエスア

イ株式会社

愛知県春日井市髙蔵寺町2丁目1844番2

四代 理 人 弁理士 井桁 貞一 外2名

1. 発明の名称

発振回路

2. 特許請求の範囲

1. 発扱用トランジスク (Tr3) にインデクタ (し)及びキャパシタ (C)を接続し、その発展 用トランジスタのベース及びコレクタに直流電源 (Vcc) を接続することによりそのインダクタ (L)及びキャパシタ(C)の定数に基づく所定 の周波数で発援する発展回路であって、

お胡発採用トランジスタ (Tr3) のベースには 直波電源(Vcc)から定電圧回路(9)を介して 定電圧を供給し、発展用トランジスタ(Tr3)の エミックには定電波図路(10)を接続したこと を特徴とする発展回路。

3. 発明の詳細な説明

モノリシック集散団路内に形成される発級回路

モノリシック集積回路内に約めてもS/N比、 C/N比に優れ、発掘時の消費電流の増火を抑え ながら発掘レベルの向上を図り、共通基収内に形 成される他のデジタル回路からの電源を介したノ イズの侵入を抑制可能とする発級回路を提供する ことを目的とし、

発展用トランジスタにインダクタ及びキャパシ タを接続し、その発振用トランジスタのベース及 びコレクタに直流電源を接続することによりその インデクタ及びキャパシタの定数に基づく所定の 周波数で発養する発展関係であって、前期発展用 トランジスタのペースには直流電源から定電圧回 降を介して定電圧を供給し、発提用トランジスタ のエミックには定電流風路を接続して構成する。

【産業上の利用分野】

この発明はモノリシック集積回路内に形成され る発展国路に関するものである。

[農鹽]

自動車電話、コードレス電話等の通信機器では近年小形化及び低消費電力化を図るために、電子回路部のIC化が進んでいる。このような通信機器ではそのIC化が最も遅れている阿賀回路についてもその小形化及び低消費電力化が要請されている。

[従来の技術]

上記のような遺伝機器の同調回路に使用されるコルピッツ発援回路は所要の特性を備えた電子部品で所定の発援回路がディスクリートで構成され、S/N比、あるいは発援レベル等の諸特性を満足させていた。しかし、このようなディスクリート構成のコルピッツ発質回路では小形化及び低消費電力化を図ることが困難であるため。この発援回路をIC化してモノリシック集積回路内に納める方策が検討されている。

[発明が解決しようとする課題]

上記のようにコルピッツ発疑回路をIC化して

なく、この結果トランジスタT F10 は Q 特性の紙 芝に基く高周波電流値のバラつきにも対応できる ようなディメンジョンで設計する必要があり、高 無積化を図る上での障害となる、また、消費電流 も Q 特性の紙差により大きくバラつくため、製品 仕様として規格化することが困難である。

(3) アナログ回路であるコルピッツ飛頭回路 とPししシンセサイザ回路等の他のデジタル回路 及びアナログ回路とを共通基板上に形成して電源 を共用すると、そのデジタル回路からのノイズが 出力信号に混入する。

この発明の目的は、上記のような問題点を解決することにより、モノリシック無視回路内に納めてもS/N比、C/N比に優れ、発援時の消費な流の増大を印えながら発援レベルの向上を図り、共通基板内に形成される他のデジタル囲霧からのな減を介したノイズの侵入を即制可能とする発展回路を提供するにある。

【課題を解決するための手段】

モノリシック集積回路内に納めようとすると次に 示すような問題点が生ずる。

(1) 第9 図に示すように、集積回路内に形成されるトランジスプのNF(ノイズ・フィギュア) 指数F1はディスクリート回路で使用される単品 トランジスクのNF指数F2に対し約2dB劣っ ているため、ディスクリート構成のコルピッツ発 援回路の回路構成を集積回路内でIC化するとS /N比及びC/N比が低下する。

(2) 第10図に示すようなコルビッツ発掘回路において、無発気時にはコンデジタリッツではコークをなる状態のにはコンガーをなって、無発気時にはコンガーをなる大力にはアンス状態となって「他性でのベース・エミック同性ではないでは、この回路が発気がなどとなるのでは、この高温波をでいた。この高温波をでいた。この高温波をでいた。この高温波をでは、共振回路のQ特性に放定することは容易ではは、共振回路のQ特性を厳密に改定することは容易では

第1回はこの発明の原揮裁明図である。すなわち、発掘用トランジスタTri3にインデクタし及びキャパシタCを接続して発掘回路が構成され、その発展回路は発発用トランジスタのペース及びコレクタに直流電源を接続することによりインダクタし及びキャパシタCの定数に基づく所定の周辺を発展する。そして、前期発展用トランジスタTri3のペースには直流電源Vccから定電圧回路9を介して定電圧が供給され、発展用トランジスタTri3のエミッタには定電流回路10が接続されている。

[作用]

定電圧回路 9 により発張用トランジスタ T r 3の ベースには直流電源 V ccを介した魚の凹路からの ノイズの混入が助止され、定電流回路 1 0 により 発展用トランジスタ T r 3の消費電流は一定となる。 また、定電流回路 1 0 は発展用トランジスタ T r 3 の高周波出力電波に対し高インピーゲンスとなる ため、発験用トランジスタ T r 3の出力レベルが向 上する.

· [実錐例]

以下、この発明を具体化した一実推例を第2因 及び第3因に従って説明する。

されている。また、コレクタ・エミッタ間にはコ ンデンサC3が接続され、エミックはコンデンサ C4を介して扱地されるとともに、コンデンサC 5を介してトランジスタTr5のペースに装飾され ている。そして、コイルししは電源Vccからトラ ンジスタT13に流れるコレクタ電波から高周波成 分を除去する作用をなし、コレクタはコイルし2 及びダイオードD1を介してペースに接続され、 ベース・エミックはコンデンサC1,C4を介し て接続される。従って、トランジスタTc3はペー ス圧びコレクタに供給される定電圧に振いて利配 第10回に示す発展回路と同様な作用をなす。な お、容無可収ダイオードD4はこの発展回路の元 摂別波数を電圧により可変するものであり、その カソード関を制御電圧の入力端子とし、電圧の型 化による容量変化を発展開放数の変化に利用する ことでVCOを構成している。また、コンデンサ C5はトランジスタTt3の出力信号から直流成分 を飲去する。

トランジスタTNのコレクタは背配トランジス

個路2の各回路には共通の電源配線8から電源Vccが供給されている。

次に、割記コルピッツ発展回路3の構成を第2 回に従って説明すると、定電圧回路9はPLLシンセサイザ回路2を構成する各回路から電源Vcc に混入する低周被ノイズを除去してトランジスタ Tr1、Tr3のペースに変送電源Vccに接続され、 エミッタはトランジスタTr2のコレクタ及びペー スに接続され、トランジスタTr2のコレクタ及びペー スに接続され、トランジスタTr2のコレクタはなって、トランジスタTr1、Tr2のコレクタは定電圧を出力する。

トランジスタでr3のペースはコンデンサC1を 介して接触され、かつそのペース側をカソードと したダイオードD1を介して接地されている。

発設用トランジスタを構成するトランジスタTr3のコレクタはコイルし1と低抗R2との並列回路を介して電源Vccに接続され、コイルL2と容量可変ダイオードD4との並列回路を介して接地

テTr3のエミックに接続され、同トランジスタイトはのエミックは低抗R3を介して接地されている。そして、トランジスタTr4のペースには前配印にあった。サンジスタイドのではなどの動作にある。従って、トランジスタイドはトランジスタイドはアランジスタイドのペースに対して、トランジスタイドのペースに対け、アTr3と同様にダイオードD2が放映されてそのペースに通入する高周波ノイズを飲まするようになっている。

トランジスタTrSはトランジスタTr3に対する パッファアンプとして動作するものである。そして、トランジスタTr5のベースは転拭R4を介して電源Vccに接続され、コレクタはコイルしるを介して電源Vccに接続されるとともに出力コンデンサC6を介して出力増予Tout に接続されている

トランジスタTr5のエミックはトランジスタT r8のコレクタに接続され、トランジスタTr8のエ ミッタは低抗凡5を介して接地され、ベースは前記トランジスタTr2のコレクタから直流電圧が供給されている。従って、トランジスタTr6はトランジスタTr5に対する定電流額となっている。

なお、この発展回路を構成するコンデンサC1. C2, C3, C4, C6と、コイルL1, L2, L3及び低抗R2は外付け部品であり、この基板 1外で当該部品が接続される。

さて、上記のようにPししシンセサイザ国路2と同一高板1上に形成されたコルピッツ発援国路では、発展用トランジスタTr3のペースには電源Vccから定電圧回路9を介して定電圧が供給されるため、同一高板1上に形成される他の回路から低級Vccに混入するノイズがこの定電圧回路9で統去され、この結果トランジスタTr3の高値被出力信号のS/N比及びC/N比が向上するととした、電源Vccの変動による発展階波数の変動も低減される。

また、トランジスタTr3のエミッタには定電流 減を構成するトランジスタTr4が接続されている

の間に低抗R7を挿入すること。

ハ) 第7回に示すように、第6回に示す抵抗 R 7に替えてコイルし 4を挿入すること。

二) 前8回に示すように、発展用トランジスタ Tr3の出力信号をパッファアンプを構成するトランジスタTr5のエミッタに出力し、同トランジスタTr5はベース接近とすること。

また、前記実施例ではコンデンサC1. C2. C3. C4. C6と、コイルし1. L2. L3及び低抗R2は外付けとしているが、これらを基板1内に内蔵したとしても本発明の選合に含まれることは明らかである。

[発明の効果]

以上評価したように、この発明による発展回路はモノリシック集積回路内に納めてもS/N比、C/N比に優れ、発展時の消費電流の増大を抑えながら発展レベルを向上させることができ、かつ共選基収内に形成される他のデジタル回路からの電源を介したノイズの投入を抑制することができ

ので、トランジスタT F3の発掘時における消費電流の増大は防止される。従って、消費電流の規格化が可能となる。さらに、トランジスタT F4のより エスタ T F3の高周被出力電流に対し高インピーゲンスとなるので、トランジスタT F4のコレクタ電流として流れ、高周被成分はトランジスタT F3の高周被出力電流が抵抗R3に流れることによる損失が防止され、出力レベルが向上する。

また、この発明は次に示す歴機で実施しても同様な効果を得ることができる。

イ) 許記実施例では発展用トランジスタT r3の 出力信号はコンデンサ C 5 を介してバッファアン プを構成するトランジスタT r5のベースに出力さ れているが、第4 図に示すように抵抗R 6 を介し て出力するようにすること、あるいは第5 図に示 すようにそれらを省略すること。

ロ) 第6 関に示すように、発費用トランジスタ TT F3のエミッタとトランジスタT F4のコレクタと

る後れた効果を発揮する。

4. 図面の簡単な説明

第1図はこの発明の怠理説明図、

第2個はこの発明の実施例のコルピッツ発展回路を示す回路図、

第3 図はそのコルピッツ発製回路が形成される モノリシック集製回路の基板を示す概念図、

第4回〜第8回はこの発明の実施例の変形例を 示す異略図、

新9回は単品トランジスタと集積回路内のトランジスタのNF指数を示すグラフ団、


第10回はコルビッツ発展内路の基本回路を示す回路座である。


120 中。

T r3は発扱用トランジスタ、 しはインダクタ、 C はキャパシタ、 9 は定電圧回路、


10は定電流回路である。

代理人 弁理士 井桁 月一





第8図



第 10 図

